SDI搭載ボード設計開発セミナー（大阪）

2015年1月9日（金）13:00～17:30（受付開始12:30）

大阪市中央区南船場1-13-27 アイカビル5F

RITAエレクトロニクス株式会社
キーサイト・テクノロジー合同会社

セムテック・ジャパン

無料（事前申込制）

以下URL（RITAエレクトロニクス株式会社ホームページお問い合わせページ）からお願いいたします。
https://ritael.web-tools.biz/corp_inquiry/
キーサイト・テクノロジー合同会社が運営するホームページからもお申し込みいただけます。

1. 主催者や協力者の同業者、その代理店、および個人の方の御参加をお断りする場合があります。
2. お客様のご登録情報とアンケートの内容は主催者と協力者およびその代理店で共有し、本セミナー発表関連商品等のご案内をさせていただくことがあります。
3. 会場内の写真撮影や録画・録音はお断りします。
4. 受講時は主催者ならびに協力者のアンケートへのご協力をお願いします。
5. 本イベントの上記内容は、予告無く変更することがあります。

13:00～14:00　　SDI物理層 ６G/12G-SDI規格・デバイス・設計ルールの最新情報
　　　　　　　　　セムテック・ジャパン ジェナムプロダクトグループ　河西 基文様

　SDI向け製品の設計ではSMPTEの仕様にあわせて、さまざまな要求事項があります。このセッションでは基板設計にフォーカスし、本来の目的や設計手法・注意点と現在策定中の6G/12G-SDIの概要・仕様・測定方法について紹介します。

14:00～15:00　　6G-SDIリターンロス規格合致のための基板設計手法
　　　　　　　　　RITAエレクトロニクス株式会社　本木 浩之

　SDIデバイス搭載基板を開発する際には、SMPTEのリターンロス規格合致が課題になる事が多いため、開発をスムーズに進めるには、それに対応したパターン設計・シミュレーション手法が必要です。セムテック社の協力のもと弊社が実施した6G-SDIデバイス、各種コネクタ搭載のテストボードの評価結果、および弊社が提供するSDIリターンロス規格合致のための商品など、開発に役立つ情報をご案内します。

15:00～16:00　　SDI搭載基板の信号品質確保や放射ノイズ抑制の手法
　　　　　　　　　RITAエレクトロニクス株式会社　佐々木 涼

　SDIデバイス搭載基板には、SDIだけでなく、DDR3-SDRAMなど高速なI/Oをもつ高速LSIが載るケースが多く、その安定動作やノイズ対策が課題になることがあります。このような問題解決に役立つ情報として、メモリバスやシリアルインタフェースの信号品質確保、LSI動作時の電源電圧の安定化、および放射ノイズ抑制について、基礎と実際のソリューションを紹介します。

16:00～17:00　　SDIインターフェースの物理層評価手法
　　　　　　　　　キーサイト・テクノロジー合同会社　アプリケーションエンジニアリング部　長嶺 銀河様

　本セッションでは、SDIインターフェースの物理評価手法をご説明いたします。ネットワークアナライザ （Option TDR）をつかったリターンロス測定をはじめとして、最新のオシロスコープによるデバッグ手法など、SDIインターフェース搭載機器のトータル評価手法をご紹介いたします。

12:30～17:30

　セミナー会場内にて、6G-SDI伝送デモを中心に、SDIデバイス、SDI搭載ボード、電子計測器等を展示します。セッション前後の空き時間にご覧ください。